CPU-Decoder
Question
Solution
Short
Video
\(\LaTeX\)
No explanation / solution video to this exercise has yet been created.
Visit our YouTube-Channel to see solutions to other exercises.
Don't forget to subscribe to our channel, like the videos and leave comments!
Visit our YouTube-Channel to see solutions to other exercises.
Don't forget to subscribe to our channel, like the videos and leave comments!
Exercise:
Eine CPU erpretiert jeden Befehl anhand eines -Bit-Opcodes. Die folge Tabelle zeigt das Instruction Set unserer einfachen -Bit-CPU: center tabularcc|l|l multicolumnc|Opcode & Mnemonic & Operation hline texttt & & textttLDA addr & Lade Wert aus RAM-Adresse in Register~A texttt & & textttADD addr & Addiere Wert aus RAM-Adresse zu Register~A texttt & & textttSUB addr & Subtrahiere Wert aus RAM-Adresse von Register~A texttt & & textttSTA addr & Speichere Register~A in RAM-Adresse texttt & & textttJMP addr & Setze PC auf Adresse unbedingter Sprung texttt & & textttJZ addr & Springe falls Zero-Flag gesetzt texttt & & textttJC addr & Springe falls Carry-Flag gesetzt texttt & & textttOUT & Gib Register~A aus texttt & & textttHLT & Stopp tabular center Ein Decoder ist eine Schaltung die die vier OpcodBits O_ O_ O_ O_ liest und daraus Steuersignale für die einzelnen Komponenten der CPU erzeugt. Fülle zunächst die folge Tabelle aus -- welche Komponenten müssen bei welchem Befehl aktiv sein? center tabularl|ccccc Mnemonic & ALU & RAM lesen & RAM schreiben & PC setzen & Ausgabe hline textttLDA & square & square & square & square & square textttADD & square & square & square & square & square textttSUB & square & square & square & square & square textttSTA & square & square & square & square & square textttJMP & square & square & square & square & square textttJZ & square & square & square & square & square textttJC & square & square & square & square & square textttOUT & square & square & square & square & square textttHLT & square & square & square & square & square tabular center Baue nun den Decoder als Schaltung auf: Die Eingänge sind O_ O_ O_ O_ die Ausgänge sind die Steuersignale aus der Tabelle. Verwe nur textttAND- textttOR- und textttNOT-Gatter.
Solution:
center tabularl|ccccc Mnemonic & ALU & RAM lesen & RAM schreiben & PC setzen & Ausgabe hline textttLDA & & checkmark & & & textttADD & checkmark & checkmark & & & textttSUB & checkmark & checkmark & & & textttSTA & & & checkmark & & textttJMP & & & & checkmark & textttJZ & & & & checkmark & textttJC & & & & checkmark & textttOUT & & & & & checkmark textttHLT & & & & & tabular center
Eine CPU erpretiert jeden Befehl anhand eines -Bit-Opcodes. Die folge Tabelle zeigt das Instruction Set unserer einfachen -Bit-CPU: center tabularcc|l|l multicolumnc|Opcode & Mnemonic & Operation hline texttt & & textttLDA addr & Lade Wert aus RAM-Adresse in Register~A texttt & & textttADD addr & Addiere Wert aus RAM-Adresse zu Register~A texttt & & textttSUB addr & Subtrahiere Wert aus RAM-Adresse von Register~A texttt & & textttSTA addr & Speichere Register~A in RAM-Adresse texttt & & textttJMP addr & Setze PC auf Adresse unbedingter Sprung texttt & & textttJZ addr & Springe falls Zero-Flag gesetzt texttt & & textttJC addr & Springe falls Carry-Flag gesetzt texttt & & textttOUT & Gib Register~A aus texttt & & textttHLT & Stopp tabular center Ein Decoder ist eine Schaltung die die vier OpcodBits O_ O_ O_ O_ liest und daraus Steuersignale für die einzelnen Komponenten der CPU erzeugt. Fülle zunächst die folge Tabelle aus -- welche Komponenten müssen bei welchem Befehl aktiv sein? center tabularl|ccccc Mnemonic & ALU & RAM lesen & RAM schreiben & PC setzen & Ausgabe hline textttLDA & square & square & square & square & square textttADD & square & square & square & square & square textttSUB & square & square & square & square & square textttSTA & square & square & square & square & square textttJMP & square & square & square & square & square textttJZ & square & square & square & square & square textttJC & square & square & square & square & square textttOUT & square & square & square & square & square textttHLT & square & square & square & square & square tabular center Baue nun den Decoder als Schaltung auf: Die Eingänge sind O_ O_ O_ O_ die Ausgänge sind die Steuersignale aus der Tabelle. Verwe nur textttAND- textttOR- und textttNOT-Gatter.
Solution:
center tabularl|ccccc Mnemonic & ALU & RAM lesen & RAM schreiben & PC setzen & Ausgabe hline textttLDA & & checkmark & & & textttADD & checkmark & checkmark & & & textttSUB & checkmark & checkmark & & & textttSTA & & & checkmark & & textttJMP & & & & checkmark & textttJZ & & & & checkmark & textttJC & & & & checkmark & textttOUT & & & & & checkmark textttHLT & & & & & tabular center